TTKK Opinto-opas
8404142 Piille suunnittelu II, 3,0 ov
Design on Silicon II, 3,0 cu
Professori OLLI VAINIO
Luentoja 42 h. Harjoituksia 42 h.
| Viikottainen Opetus / Periodi |
S1 | S2 | K1 | K2 | Kesä |
|---|
| Luennot (h) | - | - |
3+ | 3 | - |
|---|
| Harjoitukset (h) | - | - |
3+ | 3 | - |
|---|
Luentoaika ja -paikka
Tiistaisin 9-12 salissa TB220.
Tavoitteet
Laajojen digitaalisten CMOS-piirien piille suunnitteluun perehtyminen.
Sisältö
Aritmeettisten rakennelohkojen toteuttaminen ja tehonkulutus. Johdotusten
parasiittiset ilmiöt ja niiden vaikutus
suorituskykyyn. Kellotuksen toteuttaminen ja ajoitus. Muistit.
Suunnittelumetodiikka. Harjoituksissa perehdytään
moduuligeneraattori- ja reititysohjelmistojen käyttöön.
Tutkintovaatimukset
Harjoitustyöt ja tentti.
Kirjallisuus
Jan M. Rabaey, Digital Integrated Circuits: A Design Perspective. Prentice
Hall, 1996.
Vaadittavat esitiedot
8404141 Piille suunnittelu I (vanha nro 80141).
Huomautuksia
Korvaa opintojakson 80142. Sopii myös jatko-opintoihin.
Linkkejä
Lisätietoja