8404143
TESTATTAVUUSSUUNNITTELU,
DESIGN FOR TESTABILITY, 2 ov
Tietoa luennoitsijoista
Professori OLLI VAINIO
Luentoja ja harjoituksia
Luentoja yhteensä 28 h. Harjoituksia yhteensä 28 h.
Luentoajat ja -paikat
TORSTAI 10 - 12, TB220,
Olli Vainio
Viikottainen opetus/periodi |
|
|
|
|
|
Luennot (h): |
- |
- |
2+ |
2 |
- |
Harjoitukset (h): |
- |
- |
2+ |
2 |
- |
Tavoitteet
Tutustutaan digitaalisten piirien ja piille integroitujen järjestelmien testaamiseen ja testattavuuden parantamiseen, mitkä ovat keskeisiä asioita hyvään digitaalisuunnittelun laatuun pyrittäessä.
Sisältö
Digitaalipiirien mallinnus, logiikkasimulointi, vikamallinnus. Testien generointi, scan-tekniikat, muistien ja prosessoriytimien testattavuus.
Tutkintovaatimukset
Tentti.
Kirjallisuus
M. Abramovici, M. A. Breuer and A. D. Friedman, Digital Systems Testing and Testable Design. IEEE Press, 1990/1995 (osittain). A. L. Crouch, Design for Test for Digital IC's and Embedded Core Systems. Prentice Hall, 1999.
Esitiedot
Numero |
Nimi |
|
|
8404115 |
3 |
Pakollinen |
Huomautuksia
Luennoidaan vain joka toinen vuosi, seuraavan kerran keväällä 2003. Sopii myös jatko-opintoihin.