8404143
TESTATTAVUUSSUUNNITTELU,
DESIGN FOR TESTABILITY, 2 ov
Tietoa luennoitsijoista
Professori OLLI VAINIO
Luentoja ja harjoituksia
Luentoja yhteensä 28 h. Harjoituksia yhteensä 28 h.
Viikottainen opetus/periodi |
|
|
|
|
|
Luennot (h): |
- |
- |
2+ |
2 |
- |
Harjoitukset (h): |
- |
- |
2+ |
2 |
- |
Tavoitteet
Opitaan menetelmiä digitaalisten piirien ja piille integroitujen järjestelmien testaamiseen ja testattavuuden parantamiseen, mitkä ovat keskeisiä asioita hyvään digitaalisuunnittelun laatuun pyrittäessä.
Sisältö
Vikamallit, testien generointi, scan-tekniikat, muistien ja prosessoriytimien testattavuus.
Tutkintovaatimukset
Tentti.
Kirjallisuus
P. K. Lala, Fault Tolerant & Fault Testable Hardware Design. Prentice-Hall, 1985 (osittain). A. L. Crouch, Design for Test for Digital IC's and Embedded Core Systems. Prentice Hall, 1999.
Esitiedot
Numero |
Nimi |
|
|
8404115 |
3 |
Pakollinen |
Huomautuksia
Luennoidaan vain joka toinen vuosi, seuraavan kerran keväällä 2005. Sopii myös jatko-opintoihin.