Opintojaksot   |Tutkinnot| |Opintokokonaisuudet| |Kaikki| |Jatko| |KV|

Opintojakson vastuuhenkilö
Olli Vainio

Opettajat
N.N.

Luentoajat ja -paikat
Per IV,V: Tiistai 12 - 14, TB223

Toteutuskerrat

	Periodi 1	Periodi 2	Periodi 3	Periodi 4	Periodi 5	Kesä
Luento	-	-	-	2 h/vko	2 h/vko	-
Harjoitus	-	-	-	1 h/vko	1 h/vko	-
Tentti

(Lukuvuoden 2006-2007 aikataulu)

Tavoitteet
Perehtyä ASIC-piirien synteesin jälkeiseen (backend) suunnitteluun.

Sisältö

Sisältöalue	Ydinaines	Täydentävä tietämys	Erityistietämys
1.	Transistorit, johtimet ja parasiittiset komponentit integroiduissa piireissä
2.	Floorplanning, kellopuun generointi, käyttöjännitteiden reititys ja epästabiilisuudet
3.	Standardisolujen sijoittelu ja reititys, kytkentälistan ekstraktointi, backannotation
4.	Solujen suunnittelu ja optimointi, ajoitusnäkökohdat, muistisolujen suunnittelu
5.	Suuret järjestelmäpiirit, testaus

Suoritusvaatimukset
Harjoitustyö ja tentti.

Opintojakson arviointikriteerit

Oppimateriaali

Tyyppi	Nimi	Tekijä	ISBN	URL	Painos,saatavuus...	Tenttimateriaali	Kieli
Kirja	Digital Integrated Circuits: A Design Perspective	J. M. Rabaey, A. Chandrakasan, and B. Nikolic	0-13-120764-4		2nd edition, Prentice Hall, 2002.	Kyllä	Englanti

Esitiedot

Tunnus	Nimi	OP	P/S
TKT-1210	TKT-1210 Digitaalisuunnittelu II	5	Pakollinen
TKT-1230	TKT-1230 Digitaalitekniikan laboratoriotyöt	3	Pakollinen
TKT-1400	TKT-1400 ASIC-suunnittelu I	5	Suositeltava

Esitietoketju (Vaatii kirjautumisen TTY Intranetiin)

Huomautuksia

Tieto- ja viestintätekniikan (TVT) käyttö opetuksessa

- tiedottamisessa kotisivuilla, uutisryhmissä tai s-postilistoilla esim. ajankohtaiset asiat, aikataulut

Mitoitus

Opetusmuodot	Tuntia
Luennot	60
Harjoitukset	24
Harjoitustyöt	30

Oppimateriaali	Tuntia
Literature	15

Muu mitoitettu	Tuntia
Tentti/välikokeet	3
Kaikki yhteensä	132

Opintojakson kotisivu

Viimeksi muokattu	30.03.2006
Muokkaaja	Olli Vainio