|
|
|||||||||||||||||
Opinto-opas 2013-2014
TIE-50100 Digitaalisuunnittelu, 5 op
|
Vastuuhenkilö
Timo Hämäläinen, Riku Uusikartano
Opetus
| Opetusmuoto | P1 | P2 | P3 | P4 | Kesä | Toteutuskerrat | Luentoajat ja -paikat |
|
|
|
|
|
|
|
|
|
Suoritusvaatimukset
Vaadittu määrä osasuorituspisteitä PC- ja teoriaharjoituksista sekä hyväksytysti suoritettu tentti.
Osasuoritusten pitää liittyä samaan toteutuskertaan
Opetukseen ja oppimiseen liittyvät periaatteet ja lähtökohdat
-
Osaamistavoitteet
Kurssin jälkeen opiskelija pystyy pienehkön järjestelmän tekstimuotoisen spesifikaation perusteella suunnittelemaan järjestelmän digitaalisen toteutuksen. Opiskelija osaa nimetä ja kuvata sekä käyttää eri suunnittelunkuvaustapoja (portit, totuustaulut, tilakaaviot, HDL) digitaalisen järjestelmän suunnittelussa. Opiskelija muistaa että digitaalisen järjestelmän voi suunnitella eri suunnittelunkuvaustapoja tai niiden yhdistelmää käyttäen sekä osaa valita sopivan kuvaustavan kullekin järjestelmän osalle. Opiskelija osaa käyttää EDA-työkalujen perusominaisuuksia digitaalipiirien suunnitteluun ja simulointiin valmiiksiannettujen testipenkkien avulla.
Sisältö
| Sisältö | Ydinsisältö | Täydentävä tietämys | Erityistietämys |
| 1. | Synkronisen logiikan määrittely, suunnittelu ja analyysi. Aikakäsite. Suunnittelun abstraktiotason vaikutus suunnitteluun. | Suunnittelun jakaminen Y-mallin mukaan toiminnallisuuteen, alustaan ja näiden yhdistämiseen. Suunnittelun hierarkiatasot. | |
| 2. | Kombinatoriset verkot. Kaksi- ja useampitasoiset porttiverkot. Kriittinen polku. Porttiverkon tasot. | Viiveiden muodostuminen kytkennässä. Tekijät, jotka vaikuttavat portin kykyyn ajaa kuormaa. | |
| 3. | Sekventiaaliset verkot. Mealyn ja Mooren tilakoneet. Tilakoneiden muunnokset. Sekventiaalisten verkkojen ajoitusparametrit. Kellotaajuuden määrittäminen. | Laajennetut tilakoneet paikallisten ja globaalien apumuuttujien avulla. | Ekvivalenttiset tilakoneet. |
| 4. | Standardilohkot. Useiden lohkojen liittäminen yhteen väylärakenteilla. Data- ja kontrolliosan erottaminen. Järjestelmän suunnittelu RTL-tasolla. | Hajautettu ja keskitetty arbitrointi. Ohjelmoitavan laitteen perusrakenne. Rinnakkaisuuden hallinta. | |
| 5. | FPGA-piirin rakenne. Käyttö digitaalisuunnittelussa. Käytännön harjoituksia suunnittelutehtävillä, joita tarvitaan työelämässä. Suunnittelu- ja simulointiohjelmistojen käyttö. | FPGA-piirin resurssien hallinta ja suunnittelun sijoittelu. FPGA-kehitysalustat ja niiden laajennusmahdollisuudet. | FPGA-piirin käyttö itse tehtynä mikroprosessorina. Simulaattorit. |
Ohjeita opiskelijalle osaamisen tasojen saavuttamiseksi
Kurssin arvosana määräytyy tentin ja osasuorituspisteiden perusteella. Hallittuaan ydinaineksen hyvin opiskelijalla on mahdollisuus läpäistä kurssi arvosanalla 3. Arvosana 4 ja 5 on mahdollista saavuttaa syvällisellä perehtymisellä opintojakson sisältöön. Harjoituksista annettavat ylimääräiset osasuorituspisteet korottavat hyväksytyä tenttiarvosanaa maksimissaan yhdellä numerolla.
Arvosteluasteikko:
Opintojaksolla käytetään numeerista arviointiasteikkoa (1-5)
Osasuoritukset:
Oppimateriaali
| Tyyppi | Nimi | Tekijä | ISBN | URL | Painos,saatavuus... | Tenttimateriaali | Kieli |
| Kirja | Introduction to Digital Systems | Ercegovac, Lang, Moreno | 0471527998 | Ei | Suomi | ||
| Luentokalvot | Haavisto | Jaetaan kurssin edetessä | Kyllä | Suomi |
Esitietovaatimukset
| Opintojakso | P/S | Selite |
| TIE-05100 Johdatus Digitaalitekniikkaan | Pakollinen | 1 |
| TST-01100 Johdanto tietotekniikkaan | Pakollinen | 1 |
1 . Valittava jompikumpi.
Esitietoketju (Vaatii kirjautumisen POPiin)
Vastaavuudet
| Opintojakso | Vastaa opintojaksoa | Selite |
|
|
|
Tarkempia tietoja toteutuskerroittain
| Toteutus | Kuvaus | Opetusmuodot | Toteutustapa |
| Miksi valitsen tämän kurssin? Tällä kurssilla opit suunnittelemaan digitaalisia järjestelmiä teollisuussovelluksiin ja –tuotteisiin. Erityisenä painotuksena on ohjelmoitavien logiikkapiirien (FPGA) käyttö toteutusalustana, sillä niiden käyttö kasvaa entisestään tulevaisuudessa, erityisesti kun niillä voi olla samalla piirillä jopa useita prosessoreita. Käytämme tällä kurssilla Alteran DE2 FPGA-kehitysalustaa, johon opit toteuttamaan niin logiikkaa kuin tilakoneitakin. Lisäksi opit hallitsemaan suorituskykyyn liittyvät ajoitusparametrit ja logiikan oikean toiminnan kannalta kriittiset suunnitteluvaihtoehdot ja rajoitukset. Huomaa, että saat oman DE2-laudan käyttöösi! Miten jatkan tästä eteenpäin? Tietotekniikan laitos on johtava sulautettujen moniprosessorijärjestelmien tutkimustyössä, ja tätä osaamista tarjoamme omaksuttavaksi myös sinulle. Siksi voit jatkaa saman alustan kanssa muilla kursseilla aina siihen asti, että sinulla on edistyksellinen moniprosessorijärjestelmä (MP-SoC) sisältäen reaaliaikakäyttöjärjestelmillä varustetut prosessorit, tehokkaan kommunikointiverkon ja VHDL-kielellä kuvattuja logiikkalohkoja. Tämän hallitset käytyäsi kurssin "System Design". Ennen sitä on kuitenkin opittava VHDL-laitteistonkuvauskielen käyttö, ja se tapahtuu kurssilla "Logiikkasynteesi", Yhteenvetona: tämän kurssin jälkeen osaat tehdä oikeita digitaalijärjestelmien toteutuksia, ja hallitset niihin liittyvät teoriat. |