Opintojakso, lukuvuosi 2024–2025
COMP.CE.420
System-on-Chip Verification, 5 op
Tampereen yliopisto
- Kuvaus
- Suoritustavat
Opetusperiodit
Aktiivinen periodissa 3 (1.1.2025–2.3.2025)
Aktiivinen periodissa 4 (3.3.2025–31.5.2025)
Koodi
COMP.CE.420Opetuskieli
englantiLukuvuodet
2024–2025, 2025–2026, 2026–2027Opintojakson taso
Syventävät opinnotArvosteluasteikko
Yleinen asteikko, 0-5Vastuuhenkilö
Vastuuopettaja:
Arto OinonenVastuuorganisaatio
Informaatioteknologian ja viestinnän tiedekunta 100 %
Järjestävä organisaatio
Tietotekniikan opetus 100 %
Core content
- Fundamental concepts in SoC verification
- Object-oriented properties of SystemVerilog language
- Universal Verification Methodology (UVM)
Complementary knowledge
- UVM on integration level
- Formal verification
Specialist knowledge
- UVM Register Abstraction Layer
- SystemVerilog DPI
Osaamistavoitteet
Esitietovaatimukset
Suositellut esitiedot
Lisätiedot
Oppimateriaalit
Vastaavat opintojaksot
Kokonaisuudet, joihin opintojakso kuuluu
Suoritustapa 1
Grade 1 is given for students who complete the exercises with a defined number of points. Grades 2-5 can be achieved by taking the voluntary exam.
Kaikkien osuuksien suorittaminen on pakollista.
Tentti
Tietoja ei opetusohjelmassa
Osallistuminen opetukseen
07.01.2025 – 30.05.2025
Aktiivinen periodissa 3 (1.1.2025–2.3.2025)
Aktiivinen periodissa 4 (3.3.2025–31.5.2025)