Opinto-opas 2013-2014 Perus Perus Pori KV Jatko Avoin |Tutkinnot|     |Opintokokonaisuudet|     |Opintojaksot|

Opinto-opas 2013-2014

TIE-50200 Logiikkasynteesi, 5 op Logic Synthesis

Vastuuhenkilö

Erno Salminen

Opetus

Opetusmuoto	P1	P2	P3	P4	Kesä	Toteutuskerrat	Luentoajat ja -paikat
Luennot Harjoitukset			4 h/vko  4 h/vko	+2 h/vko +4 h/vko		TIE-50200 2013-01	Tiistai 10 - 12, TB219 Maanantai 14 - 16, TB220

Suoritusvaatimukset

Hyväksytysti suoritettu tentti tai välikokeet, sekä harjoitukset.

Opetukseen ja oppimiseen liittyvät periaatteet ja lähtökohdat

Vältetään POP/ROCK-järjestelmien käyttöä. Kaikki oleellinen tieto löytyy kurssin WWW-sivulta http://www.tkt.cs.tut.fi/kurssit/1212/

Osaamistavoitteet

Kurssin käytyään opiskelija pystyy omatoimisesti toteuttamaan toimivan digitaalisen järjestelmän annettujen vaatimusten pohjalta, ts. osaa muuntaa määrittelyn laitteistonkuvauskieliseksi kuvaukseksi, suorittaa toiminnallisen verifioinnin ja syntesoida kuvauksen FPGA-piirille. Lisäksi hän ymmärtää VHDL-kielisen kuvauksen ja laitteistototeutuksen välisen suhteen, ts. osaa tarvittaessa piirtää VHDL-kuvausta vastaavan porttiverkkototeutuksen ja määrittää järjestelmän käyttäytytymisen tunnetulla syötteellä.

Sisältö

Sisältö	Ydinsisältö	Täydentävä tietämys	Erityistietämys
1.	Työvaiheet digitaalijärjestelmän toteuttamisessa.
2.	VHDL-kieli. Koodaustyylin vaikutus lopputulokseen. Koodausohjeet. Komponenttien uudelleenkäytettävyys ja parametrisoitu suunnittelu.
3.	Digitaalisen komponentin varmentaminen. Laitteistonkuvauskielten simulaattoreiden ja synteesityökalujen perusteet.
4.	Synkronointirajapinnat. Usean kellosignaalin järjestelmät.
5.	Digitaalijärjestelmän toteuttaminen FPGA:lla. Haasteet käytännön toteutuksissa.	Tulevaisuuden haasteita digitaalitekniikassa. Johdantoa järjestelmäsuunnittelluun.

Ohjeita opiskelijalle osaamisen tasojen saavuttamiseksi

Välikokeiden tai tentin arvosana sekä harjoitukset, joilla voi korottaa kurssin arvosanaa.

Arvosteluasteikko:

Opintojaksolla käytetään numeerista arviointiasteikkoa (1-5)

Oppimateriaali

Tyyppi	Nimi	Tekijä	ISBN	URL	Painos,saatavuus...	Tenttimateriaali	Kieli
Kirja	RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability	Pong P. Chu	978-0471720928		Wiley-IEEE Press (April 14, 2006)	Kyllä	Englanti
Kirja	VHDL: Modular Design and Synthesis of Cores and Systems	Zainalabedin Navabi	978-0071475464		McGraw-Hill Professional; 3 edition (December 31, 2006)	Ei	Englanti
Luentokalvot	TKT-1212 Digitaalijärjestelmien toteutus	Erno Salminen, Ari Kulmala				Kyllä	Englanti

Esitietovaatimukset

Opintojakso	P/S	Selite
TIE-50100 Digitaalisuunnittelu	Pakollinen

Esitietoketju (Vaatii kirjautumisen POPiin)

Vastaavuudet

Opintojakso	Vastaa opintojaksoa	Selite
TIE-50200 Logiikkasynteesi, 5 op	TIE-50206 Logic Synthesis, 5 op
TIE-50200 Logiikkasynteesi, 5 op	TKT-1212 Digitaalijärjestelmien toteutus, 8 op

Tarkempia tietoja toteutuskerroittain

Toteutus	Kuvaus	Opetusmuodot	Toteutustapa
TIE-50200 2013-01		Luennot Harjoitukset	Lähiopetus: 40 % Etäopetus: 1 % Itseopiskelu: 59 %

Viimeksi muokattu

30.09.2013